「2008.01.05 議事録」の編集履歴（バックアップ）一覧はこちら

「2008.01.05 議事録」(2008/01/16 (水) 00:16:36) の最新版変更点

追加された行は緑色になります。

削除された行は赤色になります。

**1.勉強会の内容
-講義：UART(RS-232,EIA-232)の仕様
-講義：Verilog-HDLによるUARTの実装
-JTAGケーブルの作製
-FPGA基板の作製。

**2.UART(RS-232,EIA-232)の仕様
|1|CD|入力：キャリア検出|
|2|RxD|入力：データ（受信）|
|3|TxD|出力：データ（送信）|
|4|DTR|出力：データ送信のレディ|
|5|GND|信号の0v|
|6|DSR|入力：データセットレディ|
|7|RTS|出力：送信リクエスト|
|8|CTS|入力：送信可|
|9|RI|入力：被呼表示（呼ばれている表示）|
※PC側基準
※ピンの仕様は、1列目=5ピン、2列=4ピン
※組込みでは一般的に、2(RxD)、3(TxD)、6(DSR)しか使用しない。
※1(CD),4(DTR),5(GND)を短絡、7(RTS),8(CTS)を短絡

**2.Verilog-HDLによるUARTの実装方法
***2-1.送信
***2-2.受信

**3.次回
引き続きJTAGケーブルとFPGA基板の作製。

**1.勉強会の内容
-講義：UART(RS-232,EIA-232)の仕様
-講義：Verilog-HDLによるUARTの実装
-JTAGケーブルの作製
-FPGA基板の作製。

**2.UART(RS-232,EIA-232)の仕様
|1|CD|入力：キャリア検出|
|2|RxD|入力：データ（受信）|
|3|TxD|出力：データ（送信）|
|4|DTR|出力：データ送信のレディ|
|5|GND|信号の0v|
|6|DSR|入力：データセットレディ|
|7|RTS|出力：送信リクエスト|
|8|CTS|入力：送信可|
|9|RI|入力：被呼表示（呼ばれている表示）|
※PC側基準
※ピンの仕様は、1列目=5ピン、2列=4ピン
※組込みでは一般的に、2(RxD)、3(TxD)、6(DSR)しか使用しない。
※1(CD),4(DTR),5(GND)を短絡、7(RTS),8(CTS)を短絡

**3.Verilog-HDLによるUARTの実装方法
***3-1.送信
***3-2.受信

**4.次回
引き続きJTAGケーブルとFPGA基板の作製。